Bài 2: Thiết kế
mạch giải mã 3 đường sang 8 đường với ngõ ra tích cực mức thấp và 1 ngõ cho
phép E:
Thiết kế mạch giải mã 3 đường sang 8 đường với ngõ ra tích cực mức thấp và 1 ngõ cho phép E [VHDL]
Thứ Sáu, 16 tháng 1, 2015
Đăng ký:
Đăng Nhận xét (Atom)
Nếu mức cao thì phần begin khai sao ạ
Trả lờiXóa