D Flip-flop - asyn reset
Thứ Năm, 12 tháng 3, 2015 - Blade1407
Xem với phiên bản web đầy đủ
Xem với phiên bản web đầy đủ
LIBRARY ieee;
USE ieee.std_logic_1164.all;
---------------------------------------
ENTITY Ex_DFF IS
PORT ( d, clk, rst: IN STD_LOGIC;
q: OUT STD_LOGIC);
END Ex_DFF;
---------------------------------------
ARCHITECTURE behavior OF Ex_DFF IS
BEGIN
PROCESS (rst, clk)
BEGIN
IF (rst='1') THEN
q <= '0';
ELSIF (clk'EVENT AND clk='1') THEN
q <= d;
END IF;
END PROCESS;
END behavior;
USE ieee.std_logic_1164.all;
---------------------------------------
ENTITY Ex_DFF IS
PORT ( d, clk, rst: IN STD_LOGIC;
q: OUT STD_LOGIC);
END Ex_DFF;
---------------------------------------
ARCHITECTURE behavior OF Ex_DFF IS
BEGIN
PROCESS (rst, clk)
BEGIN
IF (rst='1') THEN
q <= '0';
ELSIF (clk'EVENT AND clk='1') THEN
q <= d;
END IF;
END PROCESS;
END behavior;
Từ khóa :
Bài liên quan
Nhận xét
Không có nhận xét nào:
Đăng nhận xét