Thiết kế mạch giải mã 3 đường sang 8 đường với ngõ ra tích cực mức thấp và 1 ngõ cho phép E [VHDL]
Thứ Sáu, 16 tháng 1, 2015 - Blade1407
Xem với phiên bản web đầy đủ
Xem với phiên bản web đầy đủ
Bài 2: Thiết kế
mạch giải mã 3 đường sang 8 đường với ngõ ra tích cực mức thấp và 1 ngõ cho
phép E:
- Thiết kế mạch giải mã 3 đường sang 8 đường với ngõ ra tích cực mức thấp và 1 ngõ cho phép E [VHDL]
- Thiết kế mạch giải mã 2-4 VHDL
- Chữa bài kiểm tra [bài tập 3-21] Thiết kế mạch kiểm tra một số nhị phân 8 bit để biết các trạng thái số nhị phân chẵn hay lẻ, lớn hơn 100, bằng 100 hay nhỏ hơn 100
- Bài tập 3-6: Thiết kế mạch mã hoá 8 đường sang 3 đường với các ngõ vào tích cực mức cao
- Bài tập 3-5: Thiết kế mạch mã hoá 8 đường sang 3 đường với các ngõ vào tích cực mức thấp
Nếu mức cao thì phần begin khai sao ạ
Trả lờiXóa